IBM a présenté le 24 août 2026, lors de Hot Chips, un processeur mainframe inédit: un cur capable d’exécuter nativement les instructions Arm et la z/Architecture. La puce, gravée en 2 nanomètres, vise les gammes IBM Z et LinuxONE.
Un cur dual-ISA inédit: exécution native simultanée Arm et z
À Hot Chips, Christian Jacobi a précisé que ce design n’est pas une juxtaposition de cœurs distincts, mais un vrai cur capable d’exécuter en parallèle les jeux d’instructions Arm et z/Architecture. La firme insiste sur l’absence d’émulation logicielle: chaque instruction est traitée nativement, ce qui préserve les garanties de sécurité et de déterminisme propres aux mainframes.
Pour les entreprises, cela signifie pouvoir faire tourner des environnements Linux Arm natifs à côté de z/OS et de Linux on Z sur la même plateforme physique. Le discours d’IBM met en avant une intégration logicielle plus fluide entre l’écosystème Arm et les services transactionnels historiques de la plateforme.
11 cœurs à plus de 5,7 GHz, gravure 2 nm et cache massif pour charges d’entreprise
Le processeur présenté comporte 11 cœurs haute performance cadencés au-dessus de 5,7 GHz, fabriqués sur un procédé 2 nm. IBM a souligné une architecture de cache dimensionnée pour les charges transactionnelles et analytiques lourdes, visant à réduire la latence mémoire pour les traitements critiques.
Cette combinaison fréquence/gravure est destinée à fournir de la bandwidth et de la prévisibilité nécessaires aux entreprises financières et aux grands comptes, où chaque milliseconde compte pour la disponibilité et la cohérence des transactions.
Accélérateurs d’inférence intégrés pour la détection de fraude en temps réel
La puce intègre des accélérateurs d’inférence conçus pour exécuter des modèles IA directement dans le flux transactionnel, afin de détecter la fraude in-transaction. IBM souligne la volonté d’offrir une inférence temps réel sans externaliser les données vers des services distants, réduisant donc la latence et les risques de fuite.
Selon la présentation, ces blocs d’accélération visent des cas d’usage concrets: vérification d’identité, détection d’anomalies comportementales et filtrage de transactions à très fort débit. L’approche est pensée pour maintenir les attributs mainframe: résilience, chiffrement matériel et charge soutenue.
Objectif: cohabitation Linux Arm, z/OS et Linux on Z sur une même plateforme
IBM formalise l’ambition de faire coexister des écosystèmes disparates sur une seule infrastructure. Le processeur doit permettre d’exécuter des stacks Linux Arm natifs tout en assurant la continuité des environnements z/OS et Linux on Z. L’enjeu est d’attirer les développeurs Arm – plus de 22 millions à l’échelle mondiale – vers les workloads mainframe.
La collaboration IBM-Arm, officialisée en avril 2026, trouve ici son premier jalon matériel. IBM n’a pas communiqué de nom commercial, de date de disponibilité ni de mesures de performance, ce qui limite pour l’instant l’évaluation de gains réels pour les opérations en production.
| Caractéristique | Annonce IBM (Hot Chips 24/08/2026) | Impact attendu |
|---|---|---|
| Gravure | 2 nm | Moins de consommation par cycle, plus de densité |
| Curs | 11 cœurs à > 5,7 GHz | Hautes performances pour transactions critiques |
| ISA | Exécution native Arm + z/Architecture | Cohabitation logicielle sans émulation |
| IA intégrée | Accélérateurs d’inférence | Détection de fraude en temps réel |
| Disponibilité | Non communiquée | Évaluation terrain limitée |
Sur le plan commercial, la communauté reste en attente d’informations sur les benchmarks, le pricing et les modèles de déploiement (cloud vs on-premise). Les premières implémentations seront scrutées par les banques et les opérateurs cloud qui dépendent de la prévisibilité et de la sécurité des IBM Z.
