AMD élargit Strix Halo au-delà des PC avec une nouvelle famille de puces X100 et P100 pensée pour l’IA “physique”, celle qui pilote des machines, des capteurs et des actionneurs. Au menu, un SoC unique qui réunit curs CPU Zen 5, GPU RDNA 3.5 et NPU XDNA 2, avec une promesse centrale, réduire la latence tout en gardant une enveloppe énergétique compatible avec l’embarqué. La cible est claire, robots, automatisation industrielle et systèmes autonomes, sur un terrain où Intel prépare aussi Panther Lake.
AMD X100 vise la robotique avec Zen 5, RDNA 3.5 et XDNA 2
Avec la série X100, AMD applique sa recette “tout-en-un” à l’embarqué, CPU, GPU et NPU sur une même puce. L’idée est de rapprocher le calcul des capteurs pour des décisions rapides, typiques de la robotique et des systèmes autonomes. Dans ce type d’usage, la bande passante mémoire, le temps de réponse et la consommation comptent autant que la puissance brute.
Le trio technique est explicite, curs Zen 5 pour le contrôle et la logique, GPU RDNA 3.5 pour le traitement parallèle, NPU XDNA 2 pour l’inférence à faible consommation. AMD met en avant une exécution “edge”, sans dépendre en permanence du cloud, un point sensible dans les usines, les véhicules et les environnements où la connectivité fluctue.
L’argument “IA physique” recouvre des tâches concrètes, fusion de capteurs (caméras, lidar, IMU), perception 3D, planification de trajectoire, détection d’obstacles, contrôle de préhension. Sur un robot mobile, quelques dizaines de millisecondes gagnées sur la boucle perception-décision peuvent changer la stabilité, surtout quand la machine évolue près d’humains.
Ce positionnement touche aussi le logiciel, un SoC unifié simplifie l’intégration, moins de puces, moins de liens à gérer, moins de points de défaillance. Pour les OEM, la promesse est un design plus compact, plus facile à qualifier, avec une plateforme x86 qui reste familière à de nombreux développeurs.
Ryzen AI Max+ 395: 16 curs et 40 CU pour l’inférence embarquée
Dans l’écosystème Strix Halo, le Ryzen AI Max+ 395 sert de vitrine, 16 curs Zen 5, jusqu’à 5,1 GHz, et un iGPU RDNA 3.5 à 40 compute units. AMD associe ce profil à des usages lourds en calcul local, là où l’on veut éviter d’envoyer des flux vidéo bruts hors site.
La plage de consommation annoncée pour cette famille, 45 à 120 W, montre l’ambition, couvrir des systèmes compacts, mais aussi des plateformes plus musclées, type stations embarquées, robots industriels ou calculateurs de bord. La présence d’un NPU XDNA 2 vise à garder des performances IA stables sans faire grimper la consommation du CPU ou du GPU.
La gamme se décline ensuite en versions 12 curs et 8 curs, avec des variantes à 32 CU ou 40 CU côté GPU. Pour un intégrateur, ce découpage permet d’aligner le SoC sur le besoin réel, navigation et évitement d’obstacles sur un modèle, inspection visuelle haute définition sur un autre, ou encore cockpit véhicule avec rendu 3D et assistants vocaux.
La logique est aussi économique, réduire le nombre de références de cartes et de châssis. En gardant une base Zen 5 et RDNA 3.5, AMD peut proposer une continuité d’outils et de pilotes, un point qui compte quand on déploie des flottes de machines sur plusieurs années.
P100: cockpit automobile et automatisation avec jusqu’à 50 TOPS
À côté du X100, AMD place la série Ryzen AI Embedded P100 sur des usages plus “contrôlés”, cockpit automobile, interfaces homme-machine, et automatisation industrielle. La promesse tient en trois mots, faible latence, basse consommation, et accélération IA intégrée, sans multiplier les composants.
AMD annonce des puces P100 avec 4 à 6 curs CPU, et jusqu’à 50 TOPS pour l’IA, une valeur qui vise des charges d’inférence typiques, reconnaissance vocale embarquée, détection d’attention conducteur, segmentation d’image pour caméras de bord, ou analyse de défauts sur ligne de production. Le message est de tenir ces traitements en local, même quand le réseau est indisponible.
Le constructeur évoque aussi un gain GPU estimé à 35% sur cette série, un indicateur orienté rendu et traitement visuel. Dans un cockpit, cela se traduit par des affichages plus riches, cartes, vues caméra, animations, tout en respectant des contraintes thermiques strictes et une disponibilité immédiate au démarrage.
Pour l’industrie, l’intérêt est similaire, inspection qualité, suivi d’objets, et tri automatisé demandent des pipelines vidéo stables. Une puce unique qui combine CPU, GPU et NPU réduit les allers-retours entre accélérateurs, ce qui aide à maintenir un temps de cycle constant, point clé en production.
Tableau: X100 “Strix Halo” du 6 curs au 16 curs
AMD met en avant une famille cohérente, qui s’étale d’un profil 6 curs à une version 16 curs, avec des iGPU allant de 16 CU à 40 CU. Pour un projet robotique, cela permet de choisir entre une plateforme plus frugale pour la navigation, ou plus large pour la vision multi-caméras et la simulation locale.
Le tableau ci-dessous reprend les caractéristiques clés communiquées pour les modèles Strix Halo cités, avec une même philosophie, une enveloppe cTDP 45-120 W et une base Zen 5 / RDNA 3.5. Le point pratique, c’est la flexibilité, un même design peut parfois être décliné en plusieurs niveaux de performance.
| Modèle | CPU (curs/threads) | Fréquence max | Cache | GPU (RDNA 3.5) | cTDP |
|---|---|---|---|---|---|
| Ryzen AI Max+ 395 | 16 / 32 | 5,1 GHz | 80 MB | 40 CU (Radeon 8060S) | 45-120 W |
| Ryzen AI Max+ 392 | 12 / 24 | 5,0 GHz | 76 MB | 40 CU (Radeon 8060S) | 45-120 W |
| Ryzen AI Max 390 | 12 / 24 | 5,0 GHz | 76 MB | 32 CU (Radeon 8050S) | 45-120 W |
| Ryzen AI Max+ 388 | 8 / 16 | 5,0 GHz | 40 MB | 40 CU (Radeon 8060S) | 45-120 W |
| Ryzen AI Max 385 | 8 / 16 | 5,0 GHz | 40 MB | 32 CU (Radeon 8050S) | 45-120 W |
| Ryzen AI Max 380 | 6 / 12 | 4,9 GHz | 22 MB | 16 CU (Radeon 8040S) | 45-120 W |
Dans la pratique, le choix se fera aussi sur la charge GPU, un robot d’inspection avec plusieurs flux 4K et des modèles de vision plus lourds profitera des 40 CU, alors qu’un automate de tri simple peut se contenter d’un profil 16 CU si l’inférence passe davantage par le NPU.
AMD se place face à Intel Panther Lake sur le terrain “edge”
En mettant Strix Halo dans l’embarqué via X100, AMD ne vise pas seulement la performance, mais une bataille de plateformes face à Intel et sa future génération Panther Lake. Le critère décisif, pour les industriels, sera souvent le couple performances par watt et maturité logicielle, plus que le pic de FPS.
Le discours “un seul chip” répond à une contrainte terrain, intégrer un GPU discret ou un accélérateur externe augmente la complexité, le coût, et la consommation. Dans un robot humanoïde ou un AMR (robot mobile autonome), chaque watt compte, car il se traduit en autonomie, en taille de batterie, et en dissipation thermique, donc en bruit et en fiabilité.
Le calendrier et la disponibilité réelle pèseront autant que la fiche technique. Les OEM attendent des engagements longs, des cycles de support, et des validations. AMD vise des partenaires, OEM et tier-1, sur des marchés où l’on déploie des séries pendant des années, avec une exigence forte sur la stabilité des drivers et des bibliothèques IA.
Reste un point de fond, l’IA physique ne se résume pas aux TOPS. Il faut une orchestration fine entre CPU, GPU et NPU, des pipelines temps réel, et une gestion stricte des priorités. Si AMD parvient à livrer une pile logicielle robuste autour de XDNA 2, la série X100 peut devenir une option crédible pour des robots qui doivent voir, décider et agir sans délai.
