Huawei annonce +55% de puissance sur ses puces sans changer la finesse de gravure, en repensant entièrement la gestion du temps

Huawei affirme avoir obtenu +55% de puissance de calcul sur une puce en changeant la logique de conception, pas seulement la gravure. L’idée, baptisée loi d’échelle tau, vise à réduire le “temps” perdu quand les blocs d’un processeur se parlent. Dans un contexte de sanctions américaines et de course aux puces IA, ce virage peut peser lourd si les résultats se confirment en production.

À lire aussi :

• Coincée par Washington, DeepSeek conçoit ses propres puces d’IA : une riposte qui redessine la rivalité technologique entre les États-Unis et la Chine
• Pourquoi le score de 478 obtenu par une puce chinoise inconnue face au NVIDIA A100 sur la cartographie du cerveau redéfinit la course aux puces spécialisées

He Tingbo mise sur la “loi tau” pour gagner du temps sur chaque échange

Lors d’une présentation au Symposium international sur les circuits et systèmes à Shanghai, He Tingbo, figure clé de la branche semi-conducteurs de Huawei, a défendu une approche présentée comme plus “intelligente” que la seule réduction de taille. Le message est clair, la performance ne dépend pas uniquement du nombre de transistors entassés sur une surface minuscule.

La “loi d’échelle tau” met l’accent sur un point souvent moins visible du grand public, la communication interne entre les éléments d’une puce. Quand les blocs de calcul, la mémoire, les interconnexions et les contrôleurs échangent des données, chaque micro-latence finit par coûter cher, surtout sur des charges IA très gourmandes.

Huawei affirme que cette optimisation du “temps de communication” permettrait d’obtenir 55% de puissance supplémentaire, à enveloppe de fabrication comparable. L’entreprise parle d’une solution “réalisable et abordable“, ce qui sous-entend une méthode compatible avec des contraintes industrielles, pas seulement une démonstration de laboratoire.

Cette annonce s’inscrit aussi dans un récit politique et industriel. He Tingbo a rappelé, selon des propos rapportés par plusieurs médias, qu’on lui demandait depuis six ans comment Huawei avait “survécu” et “revenir au sommet”. La réponse avancée ici tient en une formule, changer la manière de concevoir pour continuer à avancer malgré les limites.

Moore ralentit, les interconnexions deviennent le goulot d’étranglement

Depuis des décennies, la loi de Moore sert de boussole, doubler régulièrement le nombre de transistors pour augmenter la performance. Ce modèle a soutenu l’explosion des capacités de calcul, du PC aux smartphones. Mais à mesure que l’on approche des nuds avancés, la difficulté n’est plus seulement de “mettre plus”, c’est de faire circuler l’information efficacement.

Dans les puces modernes, la performance peut se heurter à un problème très concret, déplacer les données entre blocs coûte du temps et de l’énergie. Pour l’IA, qui multiplie les accès mémoire, les transferts et les opérations parallèles, ces coûts deviennent centraux. La promesse de Huawei revient à dire, on peut gagner gros en optimisant les trajets et la coordination interne.

Cette logique rappelle des tendances déjà visibles ailleurs, montée en puissance des architectures en chiplets, interconnexions plus rapides, empilement 2,5D/3D, hiérarchies mémoire plus fines. Huawei ne détaille pas publiquement tous les mécanismes, mais son discours met la focale sur l’organisation et le routage plutôt que sur la seule finesse de gravure.

Le point sensible reste la mesure. Un gain de 55% peut dépendre du type de charge, du benchmark, de la configuration mémoire, ou d’un scénario où la puce était fortement limitée par les échanges internes. Sans protocole public, le chiffre doit être lu comme une revendication, intéressante, mais à confirmer par des tests indépendants.

Sanctions, EUV et contournement par le design, la contrainte comme moteur

La toile de fond est connue, les sanctions américaines ont restreint l’accès de Huawei à des technologies et à des capacités de production de pointe. Dans l’industrie, la lithographie EUV est souvent décrite comme incontournable pour produire en volume des puces autour de 5 nm et en dessous. Huawei suggère qu’une partie de la bataille peut se déplacer vers la conception.

Ce déplacement n’efface pas la réalité des fabs, des rendements et des chaînes d’approvisionnement. Mais il peut réduire la dépendance à un saut immédiat vers le nud le plus fin. En clair, si l’on obtient plus de performance “utile” par une meilleure architecture et des échanges plus rapides, la pression sur la miniaturisation baisse, au moins temporairement.

Huawei présente cette voie comme abordable, ce qui parle aux industriels. Passer à un nud plus avancé coûte cher, en machines, en masques, en temps d’ingénierie, en risques de rendement. Une optimisation de conception, si elle est réutilisable sur plusieurs générations, peut offrir un meilleur ratio coût sur performance.

Ce discours est aussi une réponse à la concurrence géopolitique sur les puces capables d’entraîner et d’exécuter des modèles. Les accélérateurs IA concentrent le pouvoir de calcul, donc l’influence. Huawei tente de montrer qu’il existe une trajectoire de progrès même quand l’accès aux outils les plus avancés est limité.

1,4 nm en 2031 face à TSMC en 2028, la promesse sur le calendrier

He Tingbo a également évoqué une cible de production de puces gravées en 1,4 nm d’ici 2031. En face, TSMC, leader mondial de la fonderie, vise un horizon autour de 2028 pour une étape comparable. L’écart de calendrier, trois ans, reflète un différentiel de moyens industriels et d’accès à l’écosystème.

La comparaison reste délicate, car le “nm” moderne ne correspond plus directement à une dimension unique, c’est un marqueur de génération. Mais dans le débat public, ces chiffres servent de repères. Huawei cherche à montrer qu’il a une feuille de route, pas seulement une amélioration ponctuelle.

Le cur de l’annonce sur la “loi tau” peut se lire comme un pont entre deux époques. D’un côté, la course à la miniaturisation se durcit. De l’autre, les besoins IA explosent dès maintenant. Une hausse de performance par conception peut offrir des gains avant l’arrivée d’un nud plus avancé.

Le test décisif sera l’industrialisation, stabilité thermique, consommation, rendements, et surtout performance sur des charges variées. Une puce peut briller sur un cas précis et moins sur d’autres. Les clients, eux, regarderont le coût total, le débit et la disponibilité.

Du laboratoire au smartphone et aux serveurs IA, où le +55% peut compter

Si l’optimisation du “temps de communication” se traduit en produits, les usages potentiels sont multiples. Sur un smartphone, gagner en performance sans augmenter la consommation peut améliorer la photo computationnelle, la traduction locale, ou des fonctions d’assistant embarqué. Sur un serveur, cela peut augmenter le débit d’inférence ou réduire le nombre de machines nécessaires.

Pour les charges IA, l’enjeu n’est pas seulement la vitesse brute, mais l’efficacité. Les modèles manipulent des matrices, saturent la bande passante mémoire, et pénalisent les architectures où les données circulent mal. Une conception qui réduit les trajets, améliore l’interconnexion et limite les attentes peut produire un gain visible, même sans bond de gravure.

Huawei ne publie pas, à ce stade, une fiche technique complète permettant de situer cette puce face aux références du marché. Le chiffre de 55% doit donc être replacé dans un cadre, quel point de départ, quel type de calcul, quelle enveloppe énergétique, et quelle comparaison. Sans ces éléments, on ne peut pas conclure à une supériorité générale.

Reste un signal important pour l’industrie, la performance n’est plus un monolithe. Entre design, packaging, logiciels de compilation, planification des tâches et hiérarchie mémoire, la marge de manuvre est large. Huawei mise sur cette zone grise, celle où l’ingénierie peut compenser une partie des contraintes matérielles.