PieceMakers est valorisé environ 1,4 milliard de dollars après sa première séance à la bourse de Taïwan, alors qu’aucun client n’est nommé et que son premier programme en volume n’est pas attendu avant 2027 au plus tôt. Le concepteur mise sur de la mémoire collée directement sur le processeur, une technique que Samsung et SK hynix ne comptent industrialiser que plus tard.
Une première séance à 23,6 % au-dessus du cours de référence
Le concepteur taïwanais de mémoire PieceMakers a commencé à être coté le 16 septembre 2026 sur l’Emerging Stock Board de Taïwan, le marché de pré-introduction de la bourse de Taipei, à un cours de référence de 740 dollars taïwanais. L’action a ouvert à 1 035, touché 1 205 et terminé sa première séance à 915 dollars taïwanais, soit 23,6 % au-dessus du cours de référence. Pour quelque 60,4 millions d’actions, cela valorise l’entreprise autour de 44,7 milliards de dollars taïwanais, environ 1,4 milliard de dollars ou 1,29 milliard d’euros. Son premier actionnaire, Nanya Technology, détient 33,96 % et a cédé 715 000 actions à 740 dollars taïwanais pour alimenter le flottant, une cession déclarée le 9 septembre.
Des frais d’études plutôt que des puces
Fondée en janvier 2006 à Hsinchu, l’entreprise tire l’essentiel de son bénéfice de frais d’études et non de la vente de composants. Son activité de conception sur mesure pour l’intelligence artificielle est passée d’environ 4 % de son chiffre d’affaires en 2024 à près de 40 % au premier semestre 2026. Son président du conseil d’administration, Joseph Ting, a déclaré à TechNews que le premier programme client en volume ne contribuera pas aux comptes avant 2027 au plus tôt. Aucun client n’est nommé, et l’entreprise ne réalise ni les vias traversants ni le collage hybride, confiés à la fonderie de ses clients.
De la DRAM collée sur le processeur, entre SRAM et HBM
PieceMakers ne fabrique pas de HBM, la mémoire à haute bande passante des accélérateurs d’intelligence artificielle. Son président, Lee Hsiao-wen, parie que la mémoire destinée à l’inférence divergera de celle destinée à l’entraînement, et que de la DRAM empilée directement sur le processeur par collage hybride peut se placer entre les puces à SRAM seule et la HBM. Pour son produit collé plaque sur plaque, l’entreprise annonce plus de 2 téraoctets par seconde par couche et une latence inférieure à 20 nanosecondes : ces chiffres sont les siens et n’ont pas été vérifiés de façon indépendante.
| PieceMakers | Samsung, zHBM | SK hynix | |
|---|---|---|---|
| Principe | DRAM collée plaque sur plaque sur le processeur | DRAM empilée directement sur le processeur | collage hybride repoussé à la HBM5 au plus tôt |
| Performance annoncée | plus de 2 To/s par couche, latence sous 20 ns | environ 70 % de consommation d’entrées-sorties en moins que la HBM5, environ 2,3 fois la bande passante d’un HBM4E à quatre étages | non communiquée |
| Limite connue | ni vias traversants ni collage réalisés en interne | environ quatre couches à cause de la chaleur | production à grande échelle attendue vers 2029 ou 2030 selon Counterpoint Research |
| Calendrier | premier client en volume en 2027 au plus tôt | feuille de route non datée | HBM5 |
Samsung et SK hynix visent la même technique, mais plus tard
Les grands fabricants avancent sur le même terrain. Chez Samsung, la feuille de route présentée à la conférence Hot Chips se termine par la zHBM, de la DRAM empilée directement sur le processeur, annoncée avec environ 70 % de consommation en moins sur les entrées-sorties que la HBM5 et environ 2,3 fois la bande passante d’un système HBM4E à quatre étages, mais limitée à environ quatre couches à cause de la chaleur. Chez SK hynix, Jaesik Lee, vice-président de l’ingénierie des boîtiers, a déclaré le 23 août que le collage hybride ne serait pas prêt pour la HBM4E, ce qui repousse son usage à la HBM5 au plus tôt. Le cabinet Counterpoint Research attend une production à grande échelle avec cette technique vers 2029 ou 2030.
La stratégie mémoire de Nanya passe par l’embarqué
PieceMakers n’est qu’une moitié de la stratégie de son actionnaire. Le 7 août 2025, Nanya a annoncé une coentreprise avec Etron Technology, capitalisée à 500 millions de dollars taïwanais et détenue à 80 et 20 %, pour concevoir de la mémoire à haute bande passante sur mesure destinée aux appareils d’intelligence artificielle embarquée plutôt qu’aux accélérateurs de data centers. Son président, Pei-Ing Lee, avait indiqué en 2025 que l’entreprise ne se battrait ni sur la HBM3 ni sur la HBM3E.
