L’Institut de microélectronique de l’Académie chinoise des sciences annonce avoir fait fonctionner des transistors à grille enrobante à nanofeuillets empilés sans machine EUV, avec des rapports Ion/Ioff de 9,7 × 105 et 7,6 × 105. Aucune dimension, aucune densité n’a été communiquée, ce qui rend impossible toute comparaison avec un vrai 3 nm. Le South China Morning Post précise que le résultat est « loin de la production de masse ».
Deux rapports de courant, et à peu près rien d’autre
Ye Tianchun, ingénieur en chef du Grand projet national 02 de la Chine, a déclaré lors de la conférence IC World à Pékin que l’IMECAS avait achevé l’intégration précoce du procédé pour des transistors à grille enrobante (gate-all-around, GAA) à nanofeuillets empilés, fabriqués en lithographie DUV à immersion. L’information, d’abord rapportée par DigiTimes, a été reprise par le South China Morning Post le 19 septembre 2026, puis par Tom’s Hardware le 21 septembre. Les dispositifs obtenus affichent des rapports Ion/Ioff de 9,7 × 105 et 7,6 × 105, au-dessus du seuil de 5 × 105 : le contrôle de grille sur les feuillets empilés fonctionne, et les transistors distinguent bien leur état passant de leur état bloqué.
Les chiffres absents interdisent toute comparaison avec TSMC ou Intel
C’est tout ce que l’on sait, et c’est là que l’annonce se fissure. Selon Tom’s Hardware, IMECAS n’a divulgué ni le pas de grille, ni le pas métallique, ni les dimensions des nanofeuillets, ni la densité de transistors, ni la densité SRAM, ni aucun autre paramètre géométrique. Sans ces données, personne ne peut situer ces transistors par rapport aux nœuds 3 nm en production chez Intel, Samsung Foundry ou TSMC. Un rapport Ion/Ioff correct prouve qu’un transistor commute, pas qu’il est petit, pas qu’il est dense, pas qu’il est reproductible à l’échelle d’une plaquette.
| Ce qu’IMECAS a communiqué | Ce qu’IMECAS n’a pas communiqué |
|---|---|
| Rapports Ion/Ioff de 9,7 × 105 et 7,6 × 105, au-dessus du seuil de 5 × 105 | Pas de grille et pas métallique |
| Intégration précoce du procédé, en lithographie DUV à immersion | Dimensions des nanofeuillets |
| Architecture GAA à nanofeuillets empilés, visée sous 3 nm | Densité de transistors et densité SRAM |
Le DUV parce que l’EUV est hors d’atteinte
Le choix de la lithographie DUV n’est pas technique, il est subi. Les contrôles américains à l’exportation empêchent le néerlandais ASML de vendre ses machines EUV à la Chine, et l’EUV est considéré comme indispensable pour descendre sous les 7 nm. Selon Tom’s Hardware, l’intérêt principal de ces travaux est précisément d’explorer une fabrication de GAA destinée aux futures technologies de classe 3 nm et en deçà sans recourir à l’EUV, ce que personne n’a fait en production de volume. L’architecture GAA a succédé aux FinFET aux nœuds avancés parce que l’enrobage du canal par la grille offre un meilleur contrôle électrostatique à mesure que les dimensions diminuent.
Du transistor au nœud, la distance que l’annonce ne franchit pas
Tom’s Hardware insiste sur un point que les reprises enthousiastes escamotent : le flux expérimental décrit n’est même pas un flux de procédé défini pour fabriquer des puces de recherche, encore moins un procédé complet de classe 3 nm. L’annonce doit être lue comme la validation d’un enchaînement de fabrication GAA à nanofeuillets empilés basé sur DUV, pas comme la preuve que la Chine dispose d’un 3 nm sans EUV. Une validation au niveau de la plaquette reste nécessaire pour savoir si ce procédé peut un jour être transféré à une ligne de production.
Six ans de travaux, et une lecture politique déjà écrite
IMECAS développe les technologies nécessaires à cette transition depuis 2020, en se concentrant sur les nœuds sous 3 nm, ce qui explique que le 3 nm figure dans sa communication. Le SCMP décrit une « nouvelle voie de procédé de transistors MOS, à un stade précoce, pour la fabrication avancée sous 3 nm en Chine », tout en rappelant que le résultat est « loin de la production de masse ». Ce qui est démontré, selon Tom’s Hardware, c’est que la Chine est capable de faire avancer sa propre branche d’évolution des semi-conducteurs sans les outils les plus avancés des fournisseurs occidentaux. Ce qui ne l’est pas, c’est qu’elle sache en faire des puces.
