Des chercheurs liés à l’Université de Pékin affirment avoir conçu un transistor ferroélectrique (FeFET) avec une grille de 1 nanomètre, capable de fonctionner autour de 0,6 V et de consommer environ dix fois moins d’énergie que des FeFET classiques, tout en restant très rapide.
L’IA avale des données comme un aspirateur industriel, et les puces transforment une partie de cette énergie en chaleur perdue. Le cœur du problème n’est pas seulement la puissance brute, c’est l’inefficacité d’une architecture où calcul et mémoire sont séparés. Les FeFET promettent une logique plus “cerveau” : stocker et calculer au même endroit pour limiter les allers-retours. La nouveauté annoncée est radicale : miniaturisation extrême et baisse de tension, là où les FeFET souffraient d’un coût énergétique trop élevé.
A lire aussi :
- Cette batterie tout-solide accusée d’être une arnaque vient de passer un test indépendant : 80 % en 4,5 minutes, sans refroidissement actif
- Cette batterie au sodium fait l’inverse de tout le monde et ça marche : garder de l’eau dedans booste l’énergie et peut même dessaler
Le vrai goulet d’étranglement de l’IA : déplacer les données coûte cher
Les puces modernes sont rapides, mais elles gaspillent une part énorme de leur temps et de leur énergie à déplacer des informations. Dans une architecture classique, la mémoire stocke, le processeur calcule, et les données font des allers-retours permanents entre les deux. Plus l’IA grossit, plus ce trafic interne devient un mur : il consomme de l’électricité, chauffe, et impose des compromis de design. On parle souvent de “puce plus puissante”, mais le défi réel ressemble plutôt à “puce qui brûle moins de watts pour le même résultat”. C’est là que les approches dites neuromorphiques, inspirées du cerveau, reviennent sur le devant de la scène, parce qu’elles promettent de réduire ce coût de déplacement. IA, énergie, chaleur.
FeFET : un transistor qui peut stocker et calculer au même endroit
Le FeFET, ou transistor à effet de champ ferroélectrique, est présenté comme un candidat sérieux pour rapprocher mémoire et logique. Sa particularité tient à une couche ferroélectrique capable de conserver un état, ce qui permet au dispositif de jouer à la fois un rôle de stockage et de calcul. En théorie, cela réduit la danse permanente des données et ouvre la porte à des circuits plus efficaces, surtout pour des tâches de type IA. Le problème, c’est que la théorie ne suffit pas : les FeFET ont longtemps été pénalisés par leur coût énergétique lors de l’écriture et de l’effacement. Si le composant réclame beaucoup de tension pour changer d’état, il tue l’avantage qu’il était censé offrir. FeFET, mémoire, calcul.
Le défaut historique : une tension trop haute, comme une porte trop lourde à pousser
Les chercheurs rappellent un point simple : les circuits logiques modernes fonctionnent souvent sous environ 0,7 V, alors que des FeFET typiques opèrent plutôt autour de 1,5 V. À l’échelle d’un seul transistor, cela semble abstrait. À l’échelle de milliards de transistors, c’est un gouffre énergétique. L’analogie est parlante : pousser une porte lourde à chaque opération, des millions de fois par seconde. Cette tension plus élevée augmente la consommation et la chaleur, ce qui rend l’intégration difficile dans des puces denses. Pour rendre les FeFET vraiment attractifs, il faut une baisse de tension sans perdre la stabilité de l’état ferroélectrique, ni sacrifier la fiabilité. tension, consommation, fiabilité.
La percée annoncée : une grille à 1 nm, plus fine qu’un cheveu à l’échelle atomique
L’équipe décrit une nouvelle structure qui réduit l’électrode de grille à environ 1 nanomètre. Pour donner un repère, l’épaisseur typique d’une molécule d’ADN est de l’ordre de 2 nanomètres. Cela implique une fabrication à précision quasi atomique, et c’est le genre de seuil où la microélectronique cesse d’être “mini” pour devenir “fondamentalement physique”. L’intérêt de cette grille ultra fine est de renforcer le champ électrique dans la couche ferroélectrique, afin de basculer l’état à plus faible tension. C’est une approche directe : au lieu de forcer la matière avec plus de volts, on améliore la manière dont le champ est appliqué. 1 nm, grille, champ électrique.
0,6 V et dix fois moins d’énergie : le FeFET redevient crédible pour l’IA
Le résultat clé annoncé est un fonctionnement possible autour de 0,6 V, avec une consommation d’énergie environ dix fois plus faible que des FeFET traditionnels. Si ce ratio tient dans des conditions réalistes, il change la discussion : le FeFET n’est plus un concept élégant mais trop gourmand, il devient un composant potentiel pour des architectures de calcul plus sobres. Les chercheurs parlent aussi d’un comportement rapide, ce qui compte car une basse consommation qui ralentit tout n’intéresse personne. L’idée est de faire une brique qui économise des watts sans sacrifier le débit de traitement. Pour les data centers, le gain se mesure en électricité et en refroidissement, deux postes qui explosent quand l’IA monte. 0,6 V, économie d’énergie, data centers.
La vitesse annoncée : 1,6 ns, donc un composant qui ne traîne pas
La performance citée est un temps de réponse d’environ 1,6 nanoseconde. À cette échelle, le composant reste dans le jeu des circuits rapides. Ce point est important car une partie des approches “mémoire dans le calcul” se heurte à des compromis de vitesse. Ici, la promesse est d’avoir un transistor à la fois petit, sobre, et rapide, un trio rare. Cela peut aider des puces IA à faire plus d’opérations par joule, surtout si on arrive à construire des matrices de calcul où la donnée reste au plus près du transistor. Le mot-clé à surveiller est l’intégration : un record sur un dispositif isolé n’est pas automatiquement une victoire en production. 1,6 ns, rapide, intégration.
Le vrai test : industrialiser sous 1 nm, breveter, puis prouver la répétabilité
Les chercheurs indiquent que le design et le procédé ont été brevetés, et évoquent la possibilité d’aller vers des nœuds sous 1 nm. Mais la microélectronique est impitoyable : la question n’est pas “est-ce que ça marche une fois”, c’est “est-ce que ça marche un milliard de fois, sur des wafers entiers, avec un rendement industriel”. Passer à l’échelle impose des contrôles de variabilité, de fiabilité dans le temps, de compatibilité avec les étapes de fabrication existantes, et de coût. Si cette piste se confirme, elle peut contribuer à une génération de puces IA plus sobres et à des data centers moins chauffés. Si elle ne se confirme pas, elle restera une démonstration spectaculaire. Dans tous les cas, l’annonce signale une pression mondiale : réduire l’énergie par opération devient un objectif aussi stratégique que la performance brute. industrialisation, rendement, brevets.
| Repère technique | FeFET “classique” (ordre de grandeur) | FeFET annoncé |
| Tension de fonctionnement | environ 1,5 V | environ 0,6 V |
| Énergie par opération | plus élevée | environ 10 fois moins |
| Taille de grille | plus large | 1 nm |
| Temps de réponse | variable | 1,6 ns |
Source : SCMP
