La NASA teste une puce spatiale 500 fois plus puissante pour rendre ses sondes presque autonomes

Un nouveau processeur conçu pour l’espace, capable d’afficher des performances jusqu’à 500 fois supérieures à celles des puces durcies actuelles, est en cours d’essais intensifs dans les laboratoires de la NASA.

Les tests ont démarré en février au Jet Propulsion Laboratory, en Californie du Sud, avec un objectif clair, rapprocher les engins spatiaux d’un traitement embarqué comparable à celui de l’électronique moderne, sans sacrifier la fiabilité. Le projet, connu comme High Performance Spaceflight Computing, vise un processeur multicur tolérant aux pannes, développé avec Microchip Technology. Sur le papier, la NASA évoque jusqu’à 100 fois la capacité de calcul des ordinateurs de vol actuels, et les premières indications en test montent jusqu’au facteur 500 sur certains workloads. Sur le terrain, ça veut dire moins d’attente, plus d’autonomie, mais aussi une question qui fâche, est-ce qu’on peut accélérer sans multiplier les risques en mission.

Le JPL teste la puce sous radiation, chocs et températures extrêmes

Au JPL, les ingénieurs traitent la puce comme un matériel de vol, pas comme un prototype de labo. Le programme d’essais combine bombardement de radiations, cycles de températures extrêmes et tests de vibrations qui reproduisent les contraintes d’un lancement. L’idée est simple, si un composant flanche sur Terre, on le remplace, si ça flanche à des millions de kilomètres, la mission peut basculer en mode dégradé, voire s’arrêter.

Le chef de projet HPSC au JPL, Jim Butler, résume l’approche avec une formule qui revient souvent dans l’aérospatial, “on met le matériel à l’épreuve”. Les équipes mènent une campagne de tests fonctionnels en parallèle, pour vérifier non seulement la vitesse, mais aussi le comportement en cas d’erreur, la capacité à isoler une panne, et la stabilité des entrées-sorties quand l’environnement devient hostile. Ce sont des critères aussi importants que le nombre d’opérations par seconde.

Pour coller au réel, la NASA utilise des scénarios d’atterrissage à haute fidélité basés sur des missions existantes, typiquement des séquences qui brassent d’énormes volumes de données de capteurs. Dans ce type de phase, un ordinateur trop lent oblige à simplifier les algorithmes ou à déporter le traitement au sol. Détail symbolique mais révélateur de l’état d’esprit, l’équipe a marqué le lancement des essais en envoyant un message “Hello Universe“, clin d’il aux débuts de la programmation.

Microchip Technology et la NASA visent un système multicur tolérant aux pannes

Le cur du projet est un processeur “durci aux radiations”, pensé pour survivre aux particules énergétiques et aux dégradations progressives que subissent les composants. La NASA parle d’un système multicur, flexible et fault-tolerant, ce dernier point compte énormément, parce qu’en espace profond, un événement de radiation peut provoquer des erreurs transitoires, et une architecture robuste doit continuer à fonctionner sans planter toute la chaîne.

Eugene Schwanbeck, responsable d’un élément de programme au Langley Research Center dans l’initiative Game Changing Development, insiste sur la continuité, on “construit sur l’héritage” des processeurs spatiaux précédents. Traduction, la NASA ne cherche pas juste une puce plus rapide, elle cherche une base standardisable pour plusieurs types de missions, avec des performances élevées mais un comportement prévisible. C’est le compromis historique de l’industrie spatiale, la vitesse vient après la fiabilité, même si ça frustre les équipes scientifiques.

Le saut annoncé se lit de deux façons, jusqu’à 100x la capacité de calcul par rapport aux ordinateurs de vol actuels, et des indications de 500x en tests par rapport aux puces durcies aujourd’hui utilisées. Attention à la nuance, ces chiffres ne racontent pas la même chose selon les charges de travail, ni selon les contraintes énergétiques d’un engin. Dit autrement, tu peux avoir une accélération spectaculaire sur des tâches IA, mais devoir limiter la fréquence ou certaines fonctions si le budget puissance et thermique de la sonde est serré.

Des sondes plus autonomes, mais le risque du “safe mode” reste central

Le bénéfice le plus concret, c’est l’autonomie. Aujourd’hui, un rover sur Mars peut repérer une zone intéressante, envoyer des images, attendre l’analyse au sol, puis recevoir des instructions, avec des délais liés aux communications. Avec un calcul embarqué beaucoup plus puissant, la NASA vise des algorithmes capables d’identifier des cibles, d’éviter des dangers et de prioriser des données scientifiques en temps réel. Pour une mission lointaine, compresser et trier sur place peut changer la valeur scientifique des données renvoyées.

Le processeur est aussi pensé pour des atterrissages plus “intelligents”. Pendant une descente, les capteurs génèrent des flux massifs, et les décisions doivent être prises en secondes. Les essais du JPL s’appuient justement sur des scénarios d’atterrissage réalistes, ceux qui, jusqu’ici, demandaient du matériel très gourmand pour traiter la donnée. Si la puce tient ses promesses, un atterrisseur pourrait ajuster sa trajectoire avec plus de marge, en exploitant davantage d’informations sans attendre une validation depuis la Terre.

Mais il y a une limite qu’on ne contourne pas par magie, l’environnement spatial peut envoyer un engin en safe mode si des particules solaires ou des anomalies perturbent l’électronique. Plus on complexifie le calcul embarqué, plus on doit maîtriser les modes de défaillance, les redémarrages, la reprise après incident. La NASA mise sur la tolérance aux pannes, mais la question opérationnelle reste entière, comment valider, sur des mois d’essais, qu’une puce très performante ne crée pas de nouveaux points de fragilité dans des missions qui durent des années.